초음파 AFE를 위한 제어 전압을 구동하는 TGC 회로의 설계 및 분석

PDF 다운로드

글/아난드 우두파(Anand Udupa), 아날로그 시스템 엔지니어
    샤비르 암헤라 왈라 (Shabbir Amjhera Wala), 의료 사업부 특성화 관리자
    카틱 나부후샤나(Karthik Nagabhushana), 의료 사업부 특성화 관리자
    산제이 피타디아(Sanjay Pithadia), 시스템 엔지니어, 의료, 건강 및 피트니스 분야, 산업 시스템
    텍사스 인스트루먼트

서론

TI의 저잡음 아날로그 프론트 엔드(AFE)는 시간 이득 제어(TGC, time-gain control) 기능을 통합해 시간의 함수로 수신기의 이득을 변경할 수 있으므로 초음파 애플리케이션을 지원한다. 수신기에 입사되는 초음파 신호는 전송 후 경과되는 시간의 함수로 진폭이 감소하지만, TGC는 신호 진폭이 감소하는 경우에도 최적의 가능한 신호 대 잡음비(SNR)를 달성하도록 도와준다. 이 글에서는 병렬 구성으로 여러 개의 AFE 수신기 칩을 구동하기 위해 시간 가변 VCNTL을 생성하는 데 사용되는 회로의 규격과 설계 고려사항을 설명한다. 그림 1은 AFE5818 아날로그 프론트 엔드의 시그널 체인을 보여준다. TGC는 제어 전압 VCNTL로 제어할 수 있는 감쇠기를 사용하여 구현된다. 디지털-아날로그 컨버터(DAC)와 연산 증폭기로 구성된 외부 회로는 제어 신호를 발생시킨다. DAC를 위한 입력 신호는 FPGA로부터 시간 가변 디지털 제어되며, FPGA는 또한 초음파 애플리케이션에 필요한 빔 형성 동작을 처리할 수 있다.

AFE의 관점에서 VCNTL은 다음과 같은 특징을 갖는다.

AFE 제어 핀의 신호 레벨: AFE5818의 경우

VCNTL은 차동 입력 VCNTLP 및 VCNTLM이다. VCNTL 레벨(VCNTLP - VCNTLM로 정의)이 1.5V 이상 또는 0V 미만이면, 감쇠기는 각각 최대 감쇠 레벨 또는 최소 감쇠 레벨에서 동작을 계속한다. 그림 2에서 보듯이 VCNTL은 1.5V ~ 0V의 범위를 가지며, 40dB의 이득 제어 범위를 발생시킨다.

입력 기준 잡음

수신된 초음파 신호가 경과 시간의 함수로 감소함에 따라 VCNTL 역시 감소하므로 감쇠가 작아지고 채널 이득이 증가한다. 그림 3은 TGC 회로의 이점을 보여준다. VCNTL이 감소하고 채널 이득이 증가하면서 수신기의 입력 기준 잡음도 계속 감소한다. 이와 같이 감소되는 잡음은 수신기 신호의 줄어드는 진폭과 관련된 SNR 저하를 억제할 수 있게 한다.

다중 채널의 잡음 요구사항

VCNTL 드라이브 회로의 설계에서 핵심적인 고려사항은 VCNTL의 잡음 규격이다. VCNTL은 AFE의 여러 채널에 걸친 공통 제어 전압이며, 다른 AFE 칩의 채널과 공유될 가능성이 있기 때문에 VCNTL 상의 모든 잡음은 동일한 VCNTL을 공유하는 여러 AFE 채널에 걸쳐 관련된 잡음원으로 나타난다. 그림 4는 동일한 VCNTL 드라이브를 공유하는 채널 수의 함수로서 VCNTL에 허용되는 잡음을 보여준다.

제안된 토폴로지

DAC 유형에 따라 TGC 제어 회로를 구현하는 다양한 방법이 있다. 그림 5는 VCNTL을 위한 드라이브를 생성하기 위해 MDAC(multiplying DAC)를 사용하는 토폴로지의 상위 수준 블록 다이어그램을 보여준다.
VCNTL 범위는 0 ~ 1.5V이지만 DAC에는 훨씬 높은 레퍼런스 전압 VREF=10V가 사용된다. 레퍼런스 전압을 필터링하면 고주파수 잡음이 제거되며, DAC는 0 ~ VREF의 출력 범위를 발생시킨다. DAC의 출력은 연산 증폭기를 사용하여 -VREF ~ 0 레벨로 버퍼링 된다. 추가적인 신호 조절은 잡음 대역폭을 감소시키기 위해 저역 통과 필터링을 포함할 수 있다. 마침내 감쇠 회로는 범위를 바람직한 VCNTL 범위로 감소시킨다.
높은 레퍼런스 전압과 높은 DAC 풀스케일 범위에서 시작해 감쇠로 이어지는 위의 방법은 신호 조절을 위해 사용되는 다른 연산 증폭기뿐 아니라 레퍼런스 회로와 DAC의 잡음 기여도를 감쇠시키는 데 도움을 준다. 이러한 토폴로지를 사용하는 그림 6은 제어 전압을 위한 드라이브 회로를 보여준다.
REF102는 10V 레퍼런스 전압을 발생시키고, 이 레퍼런스 전압은 필터링되고 버퍼링되어 VREF_10V를 생성한다. 이 전압은 DAC8801을 위한 레퍼런스 전압으로 사용되며, 디지털 입력 코드에 대응하는 IOUT에 전류 출력을 발생시킨다. DAC8801의 IOUT 핀은 OPA211의 가상 접지(네거티브 단자)에 연결되고, 피드백 저항(RFB는 DAC8801에 내장)은 OPA211의 출력에 연결되므로 전류-전압 변환이 발생한다. OPA211의 출력은 -10V ~ 0V의 범위를 가지며, 샐런-키 필터로 구성되는 THS4130에 입력이 된다. 마지막으로 저항 감쇠기를 사용하여 10V 범위는 1.5V 범위로 감쇠되고, 0.75V의 공통 모드를 갖는다...(중략)

기사입력 : 2017-08-01