죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

자동화된 EMC 분석을 PCB 레이아웃에 추가

PDF 다운로드

글/MENTOR, A SIEMENS BUSINESS

서론

일반적으로 전자파 적합성(EMC)이란 전자파 장해를 일으키지 않고 주변 환경 내에서 작동할 수 있는 제품의 능력을 의미한다. EMC 컴플라이언스는 제품을 출시하기 위한 필수 조건이다. 간단히 말해, 타겟 시장의 EMC 컴플라이언스 테스트를 통과하지 못하는 제품은 판매할 수 없다.
전 세계 규제 기관들이 장치에서 발생해도 되는 방사 및 전도 방출에 대한 제한을 규정한다. 자동차 및 항공우주 제조업체들은 공급업체에 더 엄격한 기준을 요구할 수도 있다. 설계 팀은 제품을 EMC 규격에 맞춰야 하는 것의 중요성을 잘 알고 있지만, 많은 팀은 설계 중에 EMC 분석 수행을 시도하지 않는다.
PCB 레이아웃 도중의 EMC 분석은 설정하고 제대로 구성하기가 까다로운 시간 소모적인 작업이며 해석하기 어려운 결과를 낳는다는 인식이 있다. 과거에는 설계 기반 분석의 초점이 SI(Signal Integrity) 및 PI(Power Integrity)에 맞춰져 있고 EMC ‘분석’은 제조 후 과정에서 실제 제품을 테스트한 다음에 수동으로 수행되었다.
종종 설계 단계 중에 자동화된 EMC 분석을 추가하면 제조 후 EMC 컴플라이언스 실패를 방지하는 기회를 얻을 수 있다는 사실을 간과한다. HyperLynxⓇ DRC는 사용하기 쉬운 EMC 분석 기능을 각 원칙에 대한 설명과 문제 해결 방법에 대한 조언이 포함된 상세하게 문서화된 룰 체크와 함께 제공한다. 제조에 들어가기 전에 PCB 레이아웃 도중 적절한 지점에서 자동화된 EMC 분석을 추가하면 제품 개발 비용과 전체 출시 기간 모두에 영향을 미치는 재설계의 필요성을 줄일 수 있다(그림 1).

[그림 1] PCB 레이아웃 도중의 EMC 분석

전자파 적합성 분석 - 현실보다 인식이 더 안 좋음

전자파 적합성은 신입 엔지니어 및 설계자 또는 이 주제에 대해 정통하지 않은 이들에게는 버겁고 혼란스러운 주제일 수 있다. 또한, 전자파 적합성(EMC)과 전자파 간섭(EMI)의 차이를 혼동하는 경우가 많다. 본 백서는 EMC 및 EMI 이론에 대한 심층 튜토리얼이 아니므로 정의를 간단히 살펴보는 것만으로 충분하다.
앞서 언급했듯이, 일반적으로 EMC는 전자파 장해를 일으키지 않고 주변 환경 내에서 작동할 수 있는 제품의 능력을 의미한다. 특히 제품이 다음 조건을 충족해야 한다.
• 명시된 간섭 정도를 받아들여야 한다.
• 명시된 양 이상의 간섭을 일으키지 않아야 한다.
• 자가 호환되어야 한다.
일반적으로 EMI는 전자파 유도나 전자파 복사로 인해 전기 회로에 영향을 미치는 장해를 의미한다. 이 두 정의를 더 간단히 설명하자면 이렇다.
EMC는 제품이 주변 환경에 얼마나 취약한지를 나타내고, EMI는 제품이 주변 환경에 미치는 영향이다(그림 2).

[그림 2] 원인과 피해자의 관계로 본 네 가지 기본 EMC/EMI 커플링 메커니즘

이 주제가 복잡하기 때문에 PCB 레이아웃 도중의 EMC 분석은 수행하기 어렵고 해석하기 쉽지 않다는 인식이 더욱 강해진다. 하지만 문제를 해결하는 데 더 많은 시간과 비용이 드는 제조 후 단계까지 기다렸다가 실제 제품을 테스트하는 것보다는 설계 내 분석을 하는 편이 실제로 더 쉽고 비용 효율적이다.
두 가지 통계가 설계 내 테스트의 중요성을 뒷받침한다.
① 평균적인 EMC 테스트 통과율을 얻기 위해 EMC 테스트 랩이 필수적인 것은 아니지만 여러 연구에서 최초 통과율은 약 50%인 것으로 나타났다.
② EMC 컴플라이언스 실패는 자동차 산업에서 두 번째로 가장 흔한 재설계 원인으로 꼽혔다.
EMC 실패 시 제품 개발 비용과 전체 출시 기간 모두에 영향을 미치는 재설계가 한 차례 이상 필요하다는 점을 고려하면, PCB 레이아웃 중에 EMC 분석을 수행하는 것(EMC 컴플라이언스에 맞게 설계하는 것이)이 필수이다.

PCB 레이아웃 중에 이루어지도록 EMC 분석을 ‘레프트 시프트’

엔지니어링 업계에서는 평소에 설계 프로세스의 후반부에서 이루어지는 작업을 설계 프로세스의 초반부로 옮기는 행위를 설명하기 위해 ‘레프트 시프트(left-shift)’라는 용어를 종종 사용한다. 일반적으로, 작업을 옮긴다고 해서 반드시 프로세스 후반에 해당 작업의 필요성이 사라지는 것은 아니며, 종속성을 줄이고 결과를 향상시키기 위해 옮긴다.
이 사례에서는 제조 후 결과를 바탕으로 수행될 EMC 분석을 옮기며, 이러한 EMC 분석은 또한 PCB 레이아웃 단계 도중의 적절한 시점에서 실행되는 HyperLynx DRC를 사용하여 수행된다. 레프트 시프트의 목표는 엔지니어와 설계자가 전체 설계 프로세스에서 더 일찍 작업을 수행할 기회를 제공함으로써 궁극적으로는 반복을 없애고 전체 플로우를 더 효율적으로 만드는 것이다. 기본적으로, PCB 레이아웃의 다양한 단계에서 분석이 수행될 때마다 전체 설계 프로세스가 개선된다. 시프트를 더 크게 적용할수록 이점도 커진다(그림 3).

[그림 3] PCB 레이아웃으로 EMC 분석 레프트 시프트

일반적인 사용 사례를 생각해 보자. 관례상 엔지니어나 설계자는 PCB 설계 중에 몇 가지 간단한 수동 EMC 분석을 수행하지만, 제조 후 EMC 테스트 결과를 보고 더 자세한 분석이 필요한지를 판단한다.
이 설계 후 분석 환경에서는 감지된 EMC 문제를 설계자에게 다시 전달하여 수정하도록 해야 한다. 테스트 중에 발견된 EMC 문제를 해결하기 위한 1차 변경이 이루어진 후에 새로운 설계를 제조하고 사이클이 처음부터 다시 시작된다.
또한, 여기에는 테스트 중에 발견된 EMC 문제의 세부적인 면을 설계 팀이 해결할 수 있는 방식으로 분석하고 전달할 수 있다는 가정이 들어간다. 이러한 가정은 EMC 테스트 랩과 설계 팀의 전문성 수준에 따라 맞을 수도 있고 틀릴 수도 있다.
EMC 문제의 수동 조사는 시간이 많이 소모될 뿐만 아니라 부정확하고 오류가 쉽게 발생할 가능성도 있다. HyperLynx DRC를 사용하여 EMC 분석을 자동화된 설계 내 프로세스로 레프트 시프트하면 EMC 문제를 파악하고 해결하는 사이클 타임이 더 이상 외부의 영향을 받지 않는다. 분석은 엔지니어 또는 설계자 가까이에서 이루어질수록 더 자주 실행되고, 설계 프로세스 초반에 문제를 감지하고 수정하기가 더 쉬워진다.

EMC 분석 - 일찍 자주 실행

한 번의 설계 개선으로 EMC 방출과 민감성을 모두 줄일 수 있는 경우가 많기 때문에 PCB 레이아웃의 적절한 단계에서 분석을 일찍 자주 실행하면 여러 가지 큰 이점을 얻을 수 있다. 많은 설계 팀은 분석을 사용하여 잠재적 EMC/EMI 문제를 없애는 대신 이를 억제하는 데 상당한 노력을 기울인다.
앞서 언급했듯이, HyperLynx DRC는 배치 및 라우팅에 대한 다양한 EMC 및 EMI 룰 체크를 수행함으로써 최적의 레이아웃 설계를 지원할 수 있다. 모호성을 최소화하고 올바른 활용을 보장하기 위해 HyperLynx DRC는 다음과 같은 기능을 포함한다.
• 모든 룰이 상세하게 문서화되었다.
• 각 룰의 원칙이 설명되어 있다.
• 필요한 설정을 상세하게 설명하는 다이어그램이 포함된 예제가 제공된다.
• 문제를 수정하는 방법에 대한 조언이 제공된다.
HyperLynx DRC를 통해 가능한 많은 EMC 검사는 분할 면을 가로지르는 트레이스, 레퍼런스 플레인 변경, 차폐, 비아(via) 검사 등 쉽게 시뮬레이션되지 않는 항목을 찾는다. EMC/EMI 분석 중에 검사할 수 있는 추가적인 문제의 예는 다음과 같다.
• 스텁 길이
• 필터 배치
• 분할된 플레인 위 IC
• I/O 커플링
• 연결이 부족한 동박 영역
• 플레인 가장자리 근처의 넷(net)
• 잘못된 전원 플레인 위를 지나는 트레이스
이러한 각각의 예에서 사용자는 EMC/EMI 룰에 대한 심층적인 지식이 없어도 자동화된 분석을 실행할 수 있다. 고도로 사용자 지정 가능한 HyperLynx DRC에서 사용자는 여러 가지 기본으로 제공되는 체크를 활용하는 것은 물론 맞춤형 디자인 룰 체크를 작성할 수도 있다.
표 1은 PCB 레이아웃의 다양한 단계 중에 EMC 분석을 사용하여 검사해야 하는 항목의 예이다.

[표 1] 각 설계 단계 중에 분석해야 하는 EMC/EMI 항목

때로는 같은 항목을 PCB 레이아웃의 여러 단계에서 검사하는 경우도 있다. 이는 동일 파라미터를 두 번 검사해야 한다는 의미가 아니며, 오히려 설계가 진행되면서 분석을 반복해야 할 수도 있다.
예를 들어 넷에 대한 최대 비아 수를 생각해 보자. 주요 넷을 라우팅한 후의 분석 결과는 설계 사이클 후반에, 전력 및 접지 플레인 그리고 비주요 넷이 추가된 후에 변경될 수 있다.
HyperLynx DRC가 제공하는 EMC 분석 결과는 결과부터 레이아웃까지 이루어지는 교차 검증과 문제 해결 방법에 대한 조언 덕분에 매우 정확할 수 있다. 기본 룰에서는 설정이 필요한 경우가 드물지만, 고급 룰에서는 몇 가지 설정이 필요하다. 따라서 고급 결과는 설계 팀의 EMC 전문성에 따라 다소 달라질 수 있다.

요약

대다수 엔지니어 및 설계자에게 있어 최고의 성취는 최대 속도에서 확실하게 작동하며 고비용의 차폐 및 필터링 없이 EMC 컴플라이언스 테스트를 통과할 수 있을 만큼 안정된 시스템을 첫 번째 제조 과정에서 생산하는 것이다. 전자파 적합성을 달성하는 것은 중요한 설계 이정표이다.
HyperLynx DRC는 EMC 분석을 PCB 설계 툴 안으로 레프트 시프트하고 통합함으로써 제조 후에 EMC 컴플라이언스 실패가 발생할 가능성을 크게 낮춘다.
본 문서에서 언급했듯이, 자동화된 EMC 분석을 추가하는 것은 일회성 이벤트가 아니라 PCB 레이아웃의 적절한 단계에서 이루어지는 일련의 이벤트가 되어야 한다. 그러면 엔지니어와 설계자가 EMC 측면에서 보다 정확한 물리적 구현을 향해 나아갈 수 있다. 엔지니어와 분석 간의 이러한 직접적인 관계는 EMC 컴플라이언스를 지원하기 위한 주요 설계 결정이 PCB 레이아웃 프로세스의 각 단계에서 적용될 수 있음을 의미한다.
EMC 분석의 레프트 시프트가 PCB 레이아웃 프로세스에 적용될 때마다 효율성이 향상된다. 레프트 시프트 프로그램은 궁극적인 목표로 설계 시스템이 EMC 룰을 사용하는 자동 오류 수정(correct-byconstruction) 방법론을 지원하여 비용이 많이 드는 설계 후 반복을 없애도록 한다.
요약하자면 HyperLynx DRC를 사용하여 자동화된 EMC 분석을 PCB 레이아웃에 추가함으로써 엔지니어와 PCB 설계자는 다음이 가능하다.
• EMC가 정확한 물리적 구현을 설계한다.
• 제조 후 EMC 분석에 대한 의존도를 낮춘다.
• 첫 번째 제조에서 EMC 컴플라이언스 테스트를 통과할 가능성을 높인다.
• 주관적이고, 시간 소모적이고, 오류가 발생하기 쉬운 수동 프로세스를 자동화한다.
• 설계 사이클 후반의 재작업을 줄이거나 없앤다.
물론 위의 이점들은 실현 가능한 것들의 시작일 뿐이다. 다른 신기술과 마찬가지로 단계적인 전환이 이루어지게 된다. 처음에는 설계 팀이 가장 중요하거나 가장 오류 및 오독의 가능성이 높은 일부 기본 룰에만 집중할 수도 있다. 또한, 설계 팀이 HyperLynx DRC EMC 룰 체크에 익숙해지면 분명히 프로세스를 개선하기 위해 노력하기 때문에 관련 제품들의 적시성, 정확도, 품질이 개선된다.
목표는 지속적인 프로세스 개선이다. 결국 자동화된 EMC 분석을 PCB 레이아웃에 추가하면 품질이 개선되고, 비용이 절감되고, 출시 기간이 향상되기 때문에 제품 개발 팀과 제조 팀 모두에게 유리하다.

leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>