죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

안전한 자율주행차량의 SoC 설계 목표

PDF 다운로드

글/JAKE WILTGEN, MENTOR, A SIEMENS BUSINESS

차량 구조 설계가 종전에 비해 훨씬 중앙집중화되고 영역 처리형(domain-processing) 모델로 수렴하고 있다. 이러한 영역 기반 프로세서는 자동차를 구매하려는 소비자가 차종을 차별화하는 주된 요소로서 새롭게 부각되고 있다. 자율 주행, 차량 연결성 및 모빌리티 솔루션과 같이 정교한 AI 알고리즘과 집약적인 연산에 의존하는 도메인에는 각 용도에 수반되는 구체적인 난점에 최적화된 SoC가 필요하다.
그 결과, 다수의 제조업체에서 칩 설계와 검증을 사내로 들여와 엄격한 전력, 성능 및 면적 요구사항에 부합하면서도 필요한 기능성을 제공하는 맞춤형 칩을 제작하려 하고 있다. 자율 주행 차량용 SoC 설계와 관련된 난제는 많지만, 그중에서도 성패를 좌우하는 가장 큰 장애물은 대중의
신뢰를 얻는 것이다(그림 1). 이러한 신뢰를 정립하기 위해 자율 주행 차량(AV) 제조업체에서 할 수 있는 일 중 하나는 안전성 표준과 인증을 통해 플랫폼이 안전하고 안정적이라는 사실을 입증하는 것이다.

[그림 1] 자율 주행 차량 기술이 반드시 극복해야 하는 가장 큰 장애물은 경계심 많은 일반 대중의 신뢰를 얻는 것이다.

이를 위해 자동차 제조업체에서는 전기, 전자 시스템의 안전성에 중점을 둔 일련의 절차와 표준을 정립하였으며, 이를 기능 안전성이라고 한다.
기능 안전성의 목표는 결함으로 인한 전기, 전자 부품의 오작동 위험을 줄이는 것이다. 자동차 업계에서는 이러한 절차와 요구사항을 공식적으로 정리하여 ISO 26262 표준을 정했다. ISO 26262에 따르면 전자 부품은 임의의 하드웨어 결함 및 시스템 결함에 대한 테스트를 거쳐야 한다. ISO 26262는 자동차 전자 부품 안전성의 기술적 최첨단 표준이기도 하다. 따라서 자동차 제조업체는 물론 제조물 책임법에 따른 소송에 걸리기 쉬운 제품을 출시하는 공급업체에서도 이 표준을 준수해야 한다.
시스템 결함(systematic faults)은 집적 회로가 제품 사양에 따라 올바로 작동하지 못하게 하는 결함이다. 이것은 설계 버그, 하드웨어/소프트웨어 인터페이스 문제일 수도 있고, 사양이 잘못 해석되거나 완전하지 못해 생기는 문제일 수도 있다. IC 업계에서는 시스템 결함을 처리하기 위해 수 많은 지식, tool과 프로세스를 축적해왔다. 그에 비해 무작위 하드웨어 결함을 찾아내고 해결하는 면에서는 경험이 부족할 뿐더러 필요한 장비도 많이 갖추지 못한 편이다. 무작위 하드웨어 결함은 예측할 수 없고, IC를 동작시키다 보면 시간이 흐르면서 발생할 수 있는 문제이다(그림 2).

[그림 2] 시스템 및 무작위 하드웨어 결함의 보편적인 출처 및 문제점 비교

ISO 26262에 따르면 무작위 하드웨어 결함이 발생했더라도 칩은 계속해서 작동하거나 안전하게 작동을 멈춰야 한다. 무작위 결함으로 인해 IC가 안전하게 작동을 중단하도록 하려면 주로 네 가지 프로세스를 거쳐야 한다(그림 3).

[그림 3] 안전한 IC 설계 생성을 위한 네 가지 주요 프로세스

• 라이프 사이클 관리를 통해 계획단계부터 규정준수에 이르기까지 기능 안전성 라이프 사이클을 다룬다. 여기에는 변경사항/구성, 프로젝트, 요구사항, 품질보장 및 감사/규정 준수 관리 등이 포함된다.
• 안전성 분석은 설계가 무작위 하드웨어 결함으로 인해 어떤 방식으로 고장을 일으키는지 이해하는 데 도움이 된다. FMEDA를 통해 설계의 잠재적인 고장 모드, 고장률, 각 모드가 기능성에 미치는 영향, 그리고 자동 진단 기능으로 각 고장 모드를 포착할 확률 등을 알아낼 수 있다. 그런 다음, 엔지니어가 안전성 갭 분석을 실시하여 각 안전 목표에 도달하기 위해 필요한 안전성 강화 요소를 도출한다.
• 안전성을 최우선으로 고안한 설계는 설계 자체를 보강하여 무작위 하드웨어 결함으로 인해 고장이 발생할 위험을 완화한다. 이렇게 하려면 설계 자체에 잘못된 동작을 감지하거나 수정할 안전 메커니즘을 넣음으로써 설계가 안전하게 작동하고 고장을 일으켜도 안전에는 이상이 없도록 보장할 수 있다.
• 안전성 검증은 결함 주입이라는 프로세스를 통해 일련의 결함 지표를 검증함으로써 설계가 안전하다는 것을 입증할 수 있다. 이러한 결함 지표에는 SPFM/LFM 및 진단 커버리지가 포함된다.
이러한 과정은 각각의 결과가 다음 과정에 정보를 전달해주는 Closed-loop 플로우에서 수행될 수 있다. 이는 무작위 하드웨어 결함을 해결하고 단번에 안전한 IC 설계를 구현하는 데 매우 중요한다. 이 글에서는 이와 같은 과정을 다루고, 단계마다 엔지니어의 업무 효율성을 높여줄 첨단 검증 기술에 대해 알아본다.

라이프사이클 관리

ISO 26262에는 설계 변경 사항, 테스트 결과 및 안전성 지표를 추적하고 관리하기 위한 지침이 포함되어 있다. 대부분 업체에서는 여전히 엔지니어가 이런 정보를 수동으로 추적하고 수집하는 방식에 의존한다. 수동 작업 방식은 데이터가 기록되는 과정에 오류가 포함될 가능성이 훨씬 높고, 전반적으로 속도도 매우 느리다. 게다가 데이터를 수동으로 관리하면 중요한 정보가 연결되지 않아 추적 가능성이 저하된다. 변경 사항과 구성 데이터, 설계 요구사항, 검증 결과 등이 따로 저장되기도 한다.
그 결과, 엔지니어는 정보 수집 과정을 거친 뒤에야 감사 및 평가를 위해 필요한 작업물을 만들 수 있다. 자동차 IC가 점점 복잡해지면서 요구사항과 규정 준수 관련 데이터를 수동으로 관리하는 방식으로는 더 이상 충분하지 않게 되었다(그림 4).

[그림 4] 수많은 요구사항, 변형, 테스트를 비롯해 IC 설계 중에 생성된 기타 데이터를 관리하려면 자동 라이프사이클 관리 솔루션이 필요하다.

애플리케이션 라이프사이클 관리(ALM) 소프트웨어를 사용하면 설계 요구사항과 규정 준수를 위한 데이터를 추적하고 관리하는 작업을 자동화하는 데 유용하다. 이러한 솔루션을 사용하면 요구사항 중심적인 검증 플로우를 도입하여 테스트 계획부터 규정 준수 인증에 이르기까지 기능 안전성 라이프사이클 전체를 관리할 수 있다. 기능 안전성 검증의 경우, ALM 툴을 이용하면 검증을 마무리하는 프로세스를 간소화할 수 있다. ALM 툴에 저장된 FMEDA에 안전성 검증 단계에서 도출한 지표를 바로 채워 넣을 수 있기 때문이다. 따라서 모든 유관 부서에서 안전성 지표와 FMEDA 결과에 간편하게 액세스할 수 있다.
요구사항 중심적인 검증 프로세스는 자동차 IC 비즈니스에서 경쟁하는 업체라면 기본적으로 갖춰야 할 요소이다. 애플리케이션 라이프사이클 관리(ALM) 솔루션은 기능 안전성 프로세스 전체에 디지털 중추를 제공함으로써 요구사항 중심적 플로우를 지원한다. ALM은 엔지니어에게 중요한 자동차 전자 부품의 기능 안전성을 입증하는 데 필요한 정보를 제공하여 이런 데이터를 수동으로 수집하느라 시간이 오래 걸리는 프로세스를 없애준다.

안전성 분석

라이프사이클 관리 솔루션을 갖췄으면, 기능 안전성을 입증하기 위한 첫 번째 단계로 안전성 분석을 실시한다(그림 5). 안전성 설계자(Safety Architect)는 보통 FMEDA를 작성하여 설계의 오류 모드를 확인하는 일부터 시작한다. FMEDA는 중요한 단계이고 대단히 중요한 작업물이지만 탑다운 방식의 전문가 주도의 분석이기 때문에 인적 오류가 발생하기 쉬운 부분이기도 한다. 안전성 설계자는 설계의 안전성 분석을 수행함으로써 스스로의 판단을 검증할 수 있다. 안전성 분석은 설계의 기본적인 고장률(FIT)을 연산하고, SPFM/LFM을 추산하기도 한다.

[그림 5] 안전성 분석에는 FMEDA, 고장률(FIT rate) 계산 및 안전성 탐색 등이 포함된다.

다음으로는 안전성 탐색을 수행하여 설계에서 안전성을 보강해야 하는 부분을 확인하고, 목표한 안전성 수준을 달성하기 위해 사용해야 하는 안전 메커니즘의 유형을 알아냅니다. 안전성 탐색은 안전성 설계자가 다양한 안전성 아키텍처를 평가하고 그러한 아키텍처에서 성취할 수 있는 안전성 지표를 파악할 수 있도록 한다. 이와 같은 사이클 초반의 분석을 통하여 PPA와 안전성 목표를 모두 만족시키는 최적의 아키텍처를 알아낼 수 있다. 안전성 탐색을 거친 결과 도출되는 작업물은 하드웨어 및 소프트웨어 기반의 안전 메커니즘이다. 이것을 설계에 구현해야 안전성 목표를 달성할 수 있다. 그리고 안전성 검증 시 주입하여 테스트할 때 선택할 수 있는 결함 목록에 대한 가이드가 생성된다.
안전성 분석은 설계의 구조적 수준에서 수행하는 것이 좋다. 이 수준에서 분석해야 안전성 검증을 통해 얻을 수 있는 최종적인 지표를 가장 잘 나타내는 더욱 정확한 수치가 도출된다. 이렇게 하면 1회차에 안전한 IC를 만들 가능성이 높아져 원가를 상승시키는 장시간의 반복 작업을 줄여준다.

안전을 위한 설계

안전성 분석을 통해 설계의 안전성을 확보하는 방법을 이해했다면, 이제 다음 단계는 설계에 안전 메커니즘을 주입하는 것이다. Mentor Safe IC는 이러한 안전 메커니즘을 주입할 때 필요한 완벽한 솔루션을 제공한다(그림 6). Austemper Safety Synthesis 툴을 사용하면 RTL에 자동으로 안전 메커니즘을 주입하여 런타임 설계 강화 기법을 구현할 수 있다(예: ECC, CRC, 패리티, 중복, 복제 등). 이러한 메커니즘은 하드웨어 기반이며 영구적 및 일시적 단일 지점 결함을 모두 직접 취급한다. 그런 다음, Tessent를 사용하여 LBIST 및 MBIST 구조를 주입하고, 이러한 엔진의 런타임 작동을 지원하는 MissionMode 컨트롤러를 주입하면 된다.
이와 같은 온칩 테스트 기능을 이용하면 현장에서 발생하는 잠재적 결함을 확인하여 자동차용 칩의 장기적인 안전성과 신뢰성을 개선할 수 있다.

[그림 6] Mentor Safe IC는 SoC 설계에 안전 메커니즘을 주입하는 데 적합한 완벽한 솔루션을 제공한다.

자동화된 안전성 중심 설계 툴은 IC 설계에 처음 도전하는 자동차 제조업체나 자동차 제조 시장에 진출하는 IC 설계 업체에 여러 가지 이점을 제공한다. 첫째, 프로세스를 자동화하여 엔지니어가 이런 작업에 투자할 시간을 줄여주므로 칩의 기능을 차별화하는 작업에 더 집중할 수 있다. 둘째, 안전성 중심 설계를 자동화하면 타사 IP 또는 컴퓨터가 생성한 코드 등 아키텍처를 알 수 없는 블록에 안전 메커니즘을 주입하는 과정이 간소화된다.
셋째, 자동화는 개인과 팀 전체에 걸쳐 안전 메커니즘을 일관되게 구현한다. 마지막으로, 자동화를 통해 레거시 IP를 기능 안전성 표준에 맞추는 프로세스를 가속화할 수 있다. 이는 특히 원래 설계자가 더 이상 작업에 참여하지 않는 경우 매우 유용하다.

안전성 검증

안전성 검증은 일단 안전성 분석 단계에서 생성된 결함 목록을 활용하면서 시작된다. RTL 수준의 IC 설계에는 net, 레지스터와 포트 전체에 결함이 있을 수 있다. 한 단계 내려가 게이트 레벨 netlist에는 결함이 몇 배나 더 많아 수백만 단위에 달할 수 있다. 안전성 지표를 감안하면 발생 가능한 결함의 수는 이보다 더 늘어난다.
엔지니어는 시뮬레이션 시간을 감당할 만한 수준으로 유지하기 위해 결함 캠페인 또는 결함 목록의 범위를 줄이는데, 이것을 결함 최적화라고 한다. 결함 샘플링을 예로 들 수 있다. 이 경우 결함 샘플을 무작위로 선택하여 천 단위로 번호를 매긴다. 이렇게 하면 안전성 검증 중에 활성화해야 하는 결함 수를 줄일 수 있다.

■ 포멀 검증을 사용한 결함 최적화
대부분의 기능은 가능한 모든 결함에 대해 설계 안전성을 철저하게 검증할 필요는 없다. 하지만 안전성이 중요한 구성요소의 경우 버그가 전혀 없이 완벽하게 안전한지 종합적으로 검증해야 한다.
비교적 사소한 작동에서라도 이 정도 수준의 검증을 진행하려면 시뮬레이션에 바로 부담이 간다. 가장 효과적으로 검증 시간을 단축하는 방법은 검증해야 하는 입력 조합의 수를 줄이는 것이다. 무작위로 샘플을 추출하면 더 짧은 목록을 도출할 수 있지만, 이렇게 하면 안전성이 중요한 구성요소에 필요한 종합적인 검증을 보장할 수 없다. 요즘 많이 채택되고 있는 한 가지 옵션으로는 포멀 검증이 있다.
포멀 검증을 하면 안전성이 중요한 설계를 검증하기 위해 필요한 결함 수를 대폭 줄일 수 있다. 이를 위해 포멀이 분석을 수행하기 위해 설계를 부울 표현식으로 합성한다. 이렇게 하면 포멀 툴이 특정 신호에 영향을 미칠 수 있는 모든 로직에 걸쳐 해당 신호를 추적할 수 있다. 이런 로직 경로를 ‘Cone Of Influence(COI)’라고 한다. 무작위 하드웨어 결함 분석이라는 맥락에서 COI는 굳이 심층 분석을 거치지 않아도 구조적으로 안전한 모든 결함을 자동으로 걸러준다. 이 권역을 벗어나는 모든 것이 정의상 ‘안전한 결함’인 것이다. 또한 COI를 이용하면 안전 메커니즘이 적용되는 로직과 그렇지 않은 로직을 파악하여 단일 지점, 잔여 및 잠재 결함을 알아낼 수 있다. 이와 같은 구조적 분석을 거치면 결함 주입을 수행하기 전에 결함 목록을 신속히 분류하고, 진단 커버리지(DC) 계산을 위해 최악의 경우 또는 최선의 경우에 대한 시나리오를 보여줄 수 있다.
포멀 검증은 결함의 철저한 분석을 보장하기도 한다. 포멀은 설계를 ‘breadth-first’ 방식으로 검증한다. 다시 말해 가능한 모든 입력 조건을 자동으로 감안한다는 것이다. 포멀은 주어진 시작 조건에서부터 도달 가능한 상태 전체를 분석할 수 있다. 상태 공간을 순서대로 이동하면서 각 상태를 차례로 검증하는 방식이다. 그 결과 설계 내에서 가능한 모든 결함을 감안하여 최악의 상황을 가정한 안전성 지표가 한 세트 도출된다. 이 수준의 검증은 안전성이 중요한 기능이나 블록 등 신뢰성 및 기능적 안전성 면에서 상당히 높은 기준에 맞춰야 하는 요소에 매우 유익하다.

■ 시뮬레이션을 통한 결함 주입
안전성 중심의 설계를 마치면 엔지니어는 안전한 설계로 보이는 설계 버전을 확보하게 된다. 그럼 이제 그것이 안전하다는 사실을 검증할 차례이다. 이렇게 하려면 설계에 결함을 주입하여 하드웨어 결함이 있을 때 설계와 안전 메커니즘이 어떻게 반응하는지 알아보아야 한다(그림 7).

[그림 7] 결함 주입은 설계 안전성을 검증하고 결함 지표를 검증하는 데 쓰인다.

안전성 검증 단계를 거치면 또 다른 한 세트의 SPFM/LFM 및 DC 안전성 지표가 생긴다. 이것을 안전성 분석 단계에 추산한 SPFM/LFM 및 DC 지표와 비교하여 유효성을 검증함으로써 검증을 마무리한다. 검증된 안전성 지표는 제품의 안전성을 입증하는 증거로서 최종 FMEDA에 포함된다.

■ 에뮬레이션을 통한 결함 주입
자율 주행 차량 SoC의 기능성과 기능 안전성을 검증하기 위해 필요한 시간은 매우 중요한 문제이자 극복하기 어려운 난관이다. 엄청나게 복잡한 데다 엄격한 안전성 표준에 부합해야 하기 때문이다. 포멀 기법으로 결함 목록을 최적화하는 것 외에도 좀 더 넓은 범위의 검증 엔진을 사용하면 검증 시간을 한층 더 개선할 수 있다.
하드웨어 에뮬레이션을 진행하면 하드웨어 설계 테스트를 메가헤르츠(MHz) 단위의 속도로 실행하는데, 이것은 시뮬레이션보다 몇 배 빠른 속도이다. 이렇게 하면 칩 설계를 실리콘에 구현하기 전에 시스템 검증을 시작하고, 하드웨어 설계 전체의 가시성을 완전히 확보할 수 있어 디버깅 효율이 개선된다. 또한 에뮬레이션은 안전성이 중요한 자동차 애플리케이션의 결함 주입, 모니터링 및 결과 분석을 지원하기도 한다.
에뮬레이션은 최고의 유연성을 제공하기 때문에 설계 플로우를 바꾸지 않고도 공급망 전체에 걸친 협업을 보장할 수 있다. 에뮬레이터를 사용하면 실리콘이 준비되기 한참 전에 소프트웨어 기반 안전 메커니즘을 비롯한 IP의 특정 부분이나 SoC 설계 전체에 대한 동작을 확인할 수 있다. 반대로 SoC 레벨에서 결함 주입 시뮬레이션을 수행하기는 불가능에 가깝다. 특히 전체 소프트웨어가 올라간 경우에는 더욱 어렵다. 에뮬레이션을 활용하여 엔지니어는 소프트웨어를 작성하고, 구현될 SoC 설계 위에서 테스트해볼 수도 있다. 그런 다음, 에뮬레이션에 합성 센서 데이터를 주입하고, 차량의 동작을 모델링한 환경에 대한 출력을 주입하면 IP와 소프트웨어가 자극에 어떻게 반응하는지 테스트하는 것이다. 에뮬레이션을 사용하면 공급망의 각 단계에서 개발을 조기에 시작할 수 있으며, 동시에 시스템 전체를 구현한 모델 내에서 지속적으로 테스트할 수 있다.

차량 전체 검증으로 전환

차량 자율 주행 수준이 레벨 1에서 레벨 5로 넘어가면서 차량 한 대를 적절히 검증하기 위해 조사해야 하는 잠재적인 시나리오의 수는 수백만 단위로 폭증한다. 따라서 추산에 따르면 자율 주행 차량 한 대의 안전성과 기능성을 완전히 테스트하고 검증하려면 80억 마일 이상의 데이터가 필요하다. 이 정도 양을 검증할 유일한 방법은 설계 프로세스 초반에 가상 테스트 환경을 활용하는 것이다.
하드웨어 에뮬레이션은 모델, 소프트웨어 및 HIL(Hard-ware In the Loop) 검증을 지원한다. 하드웨어 에뮬레이션에 센서와 메카트로닉 검증을 통합하면 IC를 테스트, 프로그래밍 및 디버깅할 환경을 제공하고, 칩이나 차량 하드웨어가 가용 상태이기 전에 자율 주행 차량 플랫폼 전체를 제공할 수 있다(그림 8).

[그림 8] 에뮬레이션은 시스템 맥락에서 SoC 설계를 검증하는 데 필요한 속도와 용량을 제공한다.

첫째는 센서 데이터이다. 센서 하드웨어 없이 이 데이터를 생성하려면 고급 물리학 기반의 센서 시뮬레이션을 통해 시뮬레이션한 라이더(LiDAR), 레이더, 카메라 및 기타 센서 데이터를 하드웨어 에뮬레이션에 주입한다. 고급 센서 시뮬레이터는 교통량 패턴을 생성하여 V2X 통신을 시뮬레이션함으로써 자율 주행 차량 플랫폼의 전체 기능을 완전히 테스트할 수도 있다.
둘째는 자율 주행 IC를 작동하는 에뮬레이터가 제공한 컴퓨팅 데이터이다. 최신형 에뮬레이터에는 수십억 개의 게이트에 상당하는 용량이 내장되어 있으므로 아무리 고급형 SoC 설계라도 지원할 수 있다.
또한 에뮬레이터 가동 속도가 MHz 단위로 실제 실리콘에서 설계가 반응하는 것과 똑같이 신호를 수신하고 전달한다. 덕분에 엔지니어는 설계 기능에 대해 최고의 가시성을 확보할 수 있으므로 한층 강화된 디버깅과 최적화 작업이 지원된다.
셋째, 메카트로닉 시뮬레이터를 사용하면 스티어링, 제동 및 드라이브트레인 시스템에서 액추에이터 데이터를 제공한다. 최신 시스템 시뮬레이션 솔루션을 이용하면 제조업체에서 프로토타입을 확정하기 전에 메카트로닉 시스템을 시뮬레이션하여 성능을 최적화할 수 있다. 이러한 솔루션에는 다중 물리학적 모델 라이브러리가 포함되어 있어 열, 유압, 공압, 전기 및 기계 시스템을 정확하게 묘사할 수 있다.
에뮬레이터는 이와 같은 솔루션의 출력 데이터를 사용해 테스트 중인 설계에 현실적인 차량 제어 데이터를 제공한다. 즉, 실제 부품이 준비되지 않은 상태여도 테스트 중인 설계가 실제 차량인 것처럼 방향을 조종하고 정지 및 가속할 수 있다는 뜻이다. 이와 같은 검증 기술을 확보하면 칩 설계자가 설계 프로세스 초반부터 자율 주행 칩 검증을 시작할 수 있다.

새로운 모빌리티 검증

자율 주행 차량의 성패는 대량의 데이터를 실시간으로 인지하여 처리할 수 있는 첨단 센서와 강력한 칩으로 구성된 시스템의 능력에 달려 있다. 따라서 이러한 칩에는 자율 주행에 필요한 전력, 성능 및 면적 요구사항에 부합하는 전대미문의 구조가 필요할 것이다. 또한 자동차용 IC는 가혹한 환경 조건에도 불구하고 기존의 소비자 가전에 사용되는 IC에 비해 훨씬 긴 기간 동안 거의 완벽에 가까운 신뢰성과 정확도를 유지한 채 제 기능을 다 해야 한다.
이런 칩을 설계하는 것은 시작에 불과한다. 자율 주행 차량 IC 설계는 임의의 하드웨어 결함이 발생하더라도 올바로 작동하고 안전하게 고장에 대응한다는 것이 검증되어야 한다. ISO 26262와 같은 기능 안전성 표준은 엄격할 수밖에 없고, 안전성이 중요한 IC의 경우 십억 개당 결함 비율(DPPB) 0개를 목표로 한다. 놀랄 만큼 복잡한 자율 주행 IC에서 이 정도 수준의 품질을 보장하려면 설계 프로세스의 ‘초기 검증(left shift)’ 방식 검증을 위해 시뮬레이션과 에뮬레이션을 조합한 새로운 플로우가 필요하다.
또한 IC를 시스템 내에서도 검증해야 하는데, 이 작업은 실제 환경에서 테스트 가능할 때까지 기다릴 수 없다. 자율 주행 차량 스타트업 기업, 이미 자리를 잡은 OEM 및 시스템 기업들은 제품을 시장에 처음 선보이는 주인공이 되어야 한다는 큰 압박에 시달리며 이러한 엄격한 안전성 요구사항에 제때 부합하기 위해 일련의 최첨단 검증 툴을 사용해야 한다. 검증팀은 점점 더 복잡한 칩과 경쟁하게 되면서 주요 프로세스의 처리 속도를 가속화하기 위해 자동화에 의존하게 될 것이다. 또한 에뮬레이션을 활용하면 검증팀이 정확하게 일정에 맞춰 검증을 완료하기 위해 필요한 유연성과 용량도 확보할 수 있다.

leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>