죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

리프레시가 필요 없고 LPDDR4와 드롭인 호환되는 새로운 DRAM 비트셀(VLT 비트셀)

PDF 다운로드

자료제공/킬로패스

킬로패스(Kilopass)는 DRAM의 비용과 복잡성을 현저히 줄일 수 있는, ‘VLT(Vertical Layered Thyristor) 비트셀’이라는 이름의 새로운 비트셀을 개발했다. 이는 리프레시(Refresh)가 필요 없는 정적(Static) 셀로서, 기존 메모리 반도체 제조장비를 사용중인 팹에서도 제조가 가능하며 새로운 소재나 물리적 특성을 적용할 필요가 전혀 없다.
VLT 메모리 어레이는 기존 DRAM 제조 방식보다 비용을 약 45% 정도 줄일 수 있다. 그 이유는 VLT 비트셀이 더 작을 뿐 아니라, 더 긴 행(Row) 및 열(Column) 주소를 구동할 수 있어서 어레이 효율성을 높일 수 있기 때문이다. 하지만 이러한 이점은 서로 다른 메모리 반도체 공급사 제품간 호환성을 보장할 수 있도록 표준에 입각하여 잘 구축된 DRAM 시장에서라야 실현될 수 있다.
VLT 기반 메모리는 기존 LPDDR4 메모리와 100% 드롭인(Drop-in) 호환이 가능하도록 제작할 수 있다. VLT 메모리의 뱅크는 호환되는 타이밍을 이용하여 기존 DRAM의 뱅크를 모방할 수 있으며, VLT 기반 어레이를 활용하는 설계자는 표준 DDR 컨트롤러를 사용하거나 또는 리프레시가 필요 없어 저렴하면서도 간단한 컨트롤러를 사용할 수 있다. 표준 컨트롤러를 사용한다면, 리프레시 시퀀스는 VLT 메모리에 의해 간단히 무시될 수 있다. 리프레시 시퀀스가 필요 없기 때문이다. 시스템의 다른 나머지 부품들은 설계상의 어떠한 수정이나 변경이 없어도 VLT 기반 DRAM을 기존 DRAM과 똑같이 인식할 것이다.

기존 DRAM 비트셀

VLT 비트셀로 어떻게 LPDDR4 메모리를 제조할 수 있는지 알아보려면, 먼저 기존 DRAM과 LPDDR4부터 살펴보는 것이 이해하는데 도움이 될 것이다. DRAM 전문가라면 이 가운데 친숙한 부분도 많을 테지만, 먼저 기본 지식을 이해하고 용어들도 정의해 놓는다면 미묘한 차이도 보다 쉽게 이해할 수 있을
것이다.
DRAM 동작의 많은 양상들은 정전용량성 스토리지 셀에서 비롯한다. 커패시터의 누설 때문에 리프레시가 필요하며, 스토리지 셀이 읽히는 근본적인 방식이 메모리 설계의 다른 부분들에 영향을 미친다.
그림 1은 정전용량성 스토리지 셀을 나타낸 것인데, 왼쪽은‘1’을, 오른쪽은‘0’을 읽을 때이다. ‘전하 공유(Charge Sharing)’는 비트값을 감지하는데 사용된다. 비트라인은 1과 0 사이의 전압으로 먼저 프리차지(Precharge)된다. 다음으로 접속 트랜지스터를 켜면 셀이 선택되는데, 이 때 비트라인과 셀 사이에 전하가 이동한다. 비트라인이 셀보다 전압이 높으면 전하는 셀에서 비트라인으로 이동하고, 비트라인이 셀보다 전압이 낮으면 전하는 비트라인에서 셀로 이동한다. (그림은 전류를 나타내는 데, 전자와 반대 방향으로 움직인다.)

이 전하이동은 비트라인의 전압을 변경시키는데, 이는 감지되어 읽는 값으로 래치된다. 하지만 스토리지 커패시터에서 전하의 손실 또는 이득은 해당 노드에서 원래의 전하를 달라지게 하는데, 이는 읽기 과정이 파괴적이라는 것을 의미한다. 따라서, 각각의 읽기 과정 후에는 원래의 전하 수준이 라이트백(Write-back) 동작을 통해 회복되어야 한다...(중략)