죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

정밀 데이터 취득 시스템 설계 시 공간 및 개발 시간을 절약하는 방법

PDF 다운로드

글/Art Pini, Digi-Key Electronics

산업 자동화 및 헬스케어용 시스템 설계자는 디지털화 및 분석을 위해 고급 감지, 탐지, 이미지/비디오 캡처 기술을 점점 더 많이 사용하고 있다. 그러나 분석은 입력 데이터를 기반으로 하며 이를 획득하려면 고성능, 높은 동적 범위, 정확하고 안정적인 신호 컨디셔닝 및 변환 블록이 필요하다. 이산 회로 방법을 사용하여 이러한 블록을 설계하려면 상당한 설계 리소스, 기판 공간 및 시간이 필요하며 이 모두는 총 비용을 늘린다.

동시에 설계자는 최종 시스템이 경쟁력을 유지하도록 해야 한다. 즉, 비용과 출시 시간을 최대한 줄이면서 뛰어난 성능을 보장해야 한다.

이 기사에서는 일반적인 데이터 취득 시스템과 이러한 시스템의 핵심 요소에 대해 간단히 설명한다. 그런 다음 안정적인 18비트, 2MS/s 성능을 제공하기 위해 중요한 여러 소자를 통합하는, Analog Devices Inc.의 데이터 취득(DAQ) 모듈을 소개한다. 또한 설계자가 모듈과 그 사용 방법을 숙지하는 데 도움이 되는 평가 기판을 소개한다.

DAQ 시스템의 요소

그림 1에는 일반적인 데이터 취득 시스템이 표시되어 있다. 일부 물리적 현상에 대한 응답으로 전기 신호를 출력하는 센서에 의해 관심 신호가 선택된다. 센서의 출력은 단일 종단 또는 차동일 수 있으며 필터링과 같은 일부 신호 컨디셔닝이 필요할 수 있다. 아날로그-디지털 컨버터(ADC)에서 가능한 최대한의 동적 범위를 얻기 위해 신호는 ADC의 입력 전압 범위와 일치하도록 증폭되어야 한다. 증폭기 이득 및 오프셋은 일반적으로 동적 및 온도 드리프트 고려 사항을 위해 세밀하게 일치시켜야 하는 정밀 저항기에 의해 제어된다. 온도 종속성을 유지하려면 대개 부품들이 물리적으로 매우 근접해 있어야 한다. 동적 조건에는 최소화되어야 하는 잡음 및 왜곡 수준이 포함된다.

[그림 1] 일반 DAQ 시스템은 센서에서 데이터를 취득하여 컨디셔닝하고, ADC에 적용되는 신호 증폭을 최적화하며, 디지털 데이터를 시스템 프로세서에 전달한다. (이미지 출처: Analog Devices)

연속 근사화 레지스터(SAR) ADC는 분해능 비트 수로 표시되는 충분한 동적 범위를 가져야 한다. 또한 완충적이고 안전하며 깨끗한 전압 레퍼런스가 요구된다.

마지막으로, 통신 인터페이스를 통해, 획득한 데이터에 액세스할 수 있어야 한다. 이산 부품을 사용하여 이러한 데이터 취득 시스템을 구현하려면 더 많은 물리적 공간이 필요하며, 통합 장치에서보다 성능이 훨씬 떨어지는 경우가 많다. 예를 들어, ADC를 구동하기 위한 차동 증폭기의 성능 요구 사항은 증폭기 입력의 양쪽 레그에 있는 입력 저항기와 피드백 저항기가 거의 일치되도록 한다. 불균형이 발생하면 공통 모드 제거 비율(CMRR)이 감소하기 때문이다. 마찬가지로 입력 저항기는 스테이지의 이득을 설정하기 위해 피드백 저항기와 정확히 일치해야 한다. 이러한 저항기는 또한 온도에 대해서도 추적해야 하므로 서로 가까이 위치해야 한다. 추가적으로, 전반적인 회로 레이아웃은 신호 무결성을 보존하고 기생 응답을 최소화하는 데 매우 중요하다.

시간과 공간을 절약하는 통합 DAQ 모듈

크기와 설계 시간을 줄이면서 성능 요구 사항을 충족하기 위해 설계자는 이산 구현에 대한 대안으로 Analog Devices ADAQ4003BBCZ µModule 시스템 인 패키지(SIP)를 사용할 수 있다(그림 2). 7mm x 7mm 크기의 ADAQ4003은 고급 성능을 가진 더욱 완전한 신호 체인을 제공하기 위해, 신호 컨디셔닝 및 디지털화를 포함하여 신호 체인의 가장 일반적인 섹션을 통합하는 데 초점을 둔다. 이를 통해 표준 이산 부품과 고도로 통합된 고객별 IC 간의 간극을 메워 데이터 취득 요구 사항을 해결한다.

[그림 2] 여러 일반적인 신호 처리 블록을 한 쪽의 길이가 7mm에 불과한 단일 장치에 통합하는 ?Module SIP의 내부 보기. (이미지 출처: Analog Devices)

ADAQ4003은 최대 2MS/s로 작동하는 고분해능 18비트 SAR ADC, 저잡음 완전 차동 ADC 구동기 증폭기(FDA), 안정적인 전압 레퍼런스 버퍼 및 모든 필수 수동 장치를 결합한다. 이 장치의 작은 49접점 볼 그리드 어레이(BGA) 패키지는 콤팩트한 폼 팩터 요구 사항을 충족한다.

[그림 3] 이산 부품이 구현된 동일한 회로와 비교하여 덮개가 제거된 ADAQ4003(왼쪽)은 표면적의 크기가 1/4 미만이다. (이미지 출처: Analog Devices)

ADAQ4003은 그림 3에 표시된 바와 같이 이산 레이아웃에 비해 PC 공간 영역을 4배 이상 감소시킨다.

이산 구현과 비교하여 µModule의 이점은 여러 가지가 있다. 실장 면적이 작고 부품이 물리적으로 가깝기 때문에 온도 추적이 향상되고 리드 유도 용량 및 표유 정전 용량으로 인한 기생 효과가 감소한다.

ADAQ4033의 기능별 제품 구성도는 모든 데이터 취득 시스템에서 볼 수 있는 4가지 주요 부품을 보여준다(그림 4).

[그림 4] ADAQ4003의 기능별 제품 구성도는 7mm x 7mm, 49접점 BGA 패키지에 얼마나 많은 부품이 포함되는지 보여준다. (이미지 출처: Analog Devices)

물리적으로 작은 크기에도 불구하고 ADAQ4003은 Analog Devices의 iPassive 기술을 사용하여 중요한 수동 부품을 통합한다. 통합 수동 소자는 여러 수동 네트워크가 동시에 생성되는 기판에 제조된다. 해당 제조 공정은 이러한 부품을 매우 정밀하게 생산한다. 예를 들어, 저항기 어레이 부품은 0.005% 이내로 일치한다. 매우 밀접하게 배치된 인접 부품은 초기값이 잘 일치하며, 이산 수동 소자보다 훨씬 뛰어나다. 공통 기판에 구현된 부품 값은 부품의 통합 구조로 인해 온도, 기계적 응력 및 수명 노화에 대해 더 잘 추적한다.

언급된 바와 같이 SAR 18비트 ADC는 최대 2MS/s로 클록될 수 있지만 누락된 코드 상태 없이 작동한다. 수동 부품의 정밀 값과 정합은 ADC의 우수한 성능을 보장한다. 0.454의 이득 설정에서 99dB(데시벨)의 일반적인 신호 대 잡음 및 왜곡(SINAD) 비율을 갖는다. 적분 비선형성은 통상적으로 3ppm(백만분율)이다. 입력 저항기 어레이는 핀 스트랩되므로 0.454, 0.909, 1.0 또는 1.9의 이득 설정이 입력을 ADC의 전체 범위 범위와 일치시켜 동적 범위를 최대화할 수 있다. 중요 부품을 일치시키면 0.454 이득 범위에서 ±0.5ppm/℃의 이득 오차 드리프트와 0.7ppm/℃의 오프셋 오차 드리프트가 발생한다.

ADC 블록 앞에는 차동 구성의 모든 이득 범위에서 90dB의 CMRR이 있는 FDA 구동기가 있다. 증폭기는 특정 회로 구성 및 이득 설정에 따라 달라지는 매우 넓은 공통 모드 입력 범위를 가지고 있다. FDA는 차동 증폭기로 사용될 수 있지만 단일 종단 입력에 대해 단일 종단에서 차동 변환을 수행할 수도 있다.

FDA 구동기와 ADC 사이에는 내부 부품을 사용하여 차동적으로 구현되는 단극 RC 필터가 있다. 이는 ADC 입력에서 잡음을 제한하고 SAR ADC의 정전 용량 방식 DAC(디지털-아날로그 변환기) 입력에서 발생하는 전압 반동의 영향을 줄이도록 설계되었다.

ADAQ4003은 또한 SAR ADC 레퍼런스 노드의 동적 입력 임피던스를 최적으로 구동하기 위해 단위 이득으로 구성된 레퍼런스 버퍼를 포함한다. 전압 레퍼런스 노드 및 전원 공급 장치에 필요한 모든 감결합 커패시터도 포함되어 있다. 이러한 감결합 커패시터는 낮은 등가 직렬 저항(ESR)과 낮은 등가 직렬 인덕턴스(ESL)를 특징으로 한다. 이러한 부품들이 ADAQ4003 내부에 있다는 사실은 BOM(부품 명세서)을 더욱 간소화한다.

ADAQ4003의 디지털 인터페이스는 DSP, MICRO-WIRE 및 QSPI와 호환되는 직렬 주변 기기 인터페이스(SPI)를 사용한다. 별도의 VIO 공급 장치를 사용하여 출력 인터페이스는 1.8V, 2.5V, 3V 또는 5V 논리와 호환된다.

ADAQ4003은 최대 2MS/s의 클록 속도에서 51.5밀리와트(mW)에 불과한 낮은 총 전력 손실(클록 속도가 낮을수록 전력 손실이 더 낮아짐)로 작동한다.

ADAQ4003의 물리적 레이아웃은 설계자가 아날로그 및 디지털 신호를 분리하여 신호 무결성과 성능을 유지하는 데 도움이 된다. 핀아웃은 왼쪽에 아날로그 신호가 있고 오른쪽에 디지털 신호가 있어 설계자가 민감한 아날로그 및 디지털 섹션을 분리하여 크로스오버를 최소화할 수 있다.

회로 모델

Analog Devices는 무료 LTspice 시뮬레이터에서 ADAQ4003용 모델을 제공하여 시뮬레이션 모델을 제공한다. 또한 다른 상용 회로 시뮬레이터에서 IBIS 모델을 사용할 수도 있다.

LTspice에는 그림 5와 같이 ADAQ4003을 사용하는 기본 레퍼런스 회로가 포함되어 있다 이 장치는 차동 입력 구성에 사용되며, 1.0kΩ(킬로옴) 및 1.1kΩ 입력 저항기를 직렬로 연결하는 방식으로 FDA 이득을 0.454로 설정하도록 입력 저항기가 스트랩되어 있다. 모델 레퍼런스 전압 설정은 5볼트이며 2MS/s 변환 클록을 사용한다.

LTspice 모델은 평가 기판을 사용하여 추가로 검증할 수 있는 모든 설계의 시작점이다.

평가 기판

ADAQ4003을 고려할 때 EVAL-ADAQ4003FMCZ 평가 기판을 사용하여 단계별로 실행하는 것이 좋다. 이 다중 기판 세트에는 평가 기판과 현지 프로그래밍 가능 어레이 메자닌 카드가 포함되어 있다. 이들은 Analog Devices EVAL-SDP-CH1Z 시스템 데모 플랫폼과 함께 작동한다. ADI는 또한 제품별 플러그인이 포함된 분석/제어/평가(ACE) 데모 소프트웨어를 제공하여 사용자가 고조파 분석, 적분 및 미분 비선형성 측정을 포함한 상세한 제품 테스트를 수행할 수 있도록 한다.

결론

크기와 비용을 최소화하면서 고성능 DAQ 시스템을 빠르게 개발해야 하는 설계자에게 ADAQ4003 µModule은 좋은 선택이다. 이 장치는 이산 부품 선택, 최적화 및 레이아웃의 신호 체인 설계 문제를 제거하여 정밀 측정 시스템의 개발 주기를 줄인다. ADAQ4003은 맞춤형 설계를 위한 기반으로 최적화된 공간 효율적 데이터 취득 솔루션을 단일 부품으로 제공함으로써 설계 프로세스를 더욱 단순화한다. 

leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>