죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

반도체네트워크의 다양한 최신 기능을 사용하려면 이를 완전히 지원하는 최신 브라우저로 업그레이드 하셔야 합니다.
아래의 링크에서 브라우저를 업그레이드 하시기 바랍니다.

Internet Explorer 다운로드 | Chrome 다운로드

레퍼런스 잡음이 ADC 성능에 어떻게 영향을 미치는가?


PDF 다운로드



글/Bryan Lizon, TI


본 고에서는 레퍼런스 잡음이란 무엇이고 어떤 요인에 의해서 발생되는지와 어떻게 하면 전압 레퍼런스 잡음이 ADC에 미치는 영향을 줄일 수 있는지 설명하고 마지막에서는 눈여겨볼 만한 몇몇 정밀 ADC 제품을 소개한다. 참고로 본 자료는 지난달 TI Precision Labs의 세미나 내용을 요약했음을 알립니다.


레퍼런스 잡음이란?
먼저 레퍼런스 잡음이 ADC 데이터시트의 잡음 항목에 포함되는지부터 살펴보겠습니다. 이것은 전압 레퍼런스가 ADC로 연결되어 있는 간단한 블록 다이어그램입니다. 레퍼런스는 신호 경로 상에 있지 않으므로 레퍼런스 잡음이 신호 체인의 나머지 부분들에 어떻게 영향을 미칠지 확실하지가 않습니다. 좀더 명확한 이해를 위해서 증폭기 잡음 분석 때와 마찬가지로 각각의 소자를 잡음 소스와 뒤이어서 이상적 디바이스로 이루어진 것으로 볼 수 있습니다.

SR(TI)-1.jpg

결과적인 출력 코드는 보시는 바와 같이 입력 전압을 레퍼런스 전압으로 나눈 것에 비례합니다. 입력 사인파 테스트를 사용한 ADC 특성분석 때와 마찬가지로 이 ADC로 0이 아닌 신호를 입력하면 ADC 출력 코드로 일부 레퍼런스 전압을 포함합니다. 그러므로 SINAD나 SNR 같은 AC 파라미터들로도 일부 레퍼런스 잡음을 포함합니다. ADC를 테스트할 때 사용한 것과 비슷한 시스템을 사용하면 데이터시트에 표기된 것과 비슷한 잡음 사양을 달성할 것입니다.
입력 단락 기법처럼 0V 입력을 인가한다고 하면 출력 코드로 어떠한 레퍼런스 잡음이 나타나지 않을 것입니다. 이러한 타입의 ADC는 ADC 데이터시트의 입력 참조 잡음 표에 레퍼런스 잡음을 표기할 필요가 없을 것입니다. 이것은 당연한 것입니다. ADC 데이터시트는 ADC의 성능에 관한 것이지 테스트 시스템에 관한 것이 아니기 때문입니다.

SR(TI)-3.jpg

그런데 실제 시스템은 거의 언제나 0V가 아닌 입력 전압을 측정해야 하고, 그러므로 레퍼런스 잡음이 어느 정도 측정에 영향을 미칠 수 있습니다. 그렇다면 이 영향이 얼마나 될까요? 이 잡음이 시스템에 어느 정도 영향을 미칠까요? 이를 알아보기 위해서 다음과 같이 입력 전압을 변화시켰을 때 어떻게 되는지 분석해 보겠습니다.
다음과 같이 증폭기, 전압 레퍼런스, ADC로 이루어진 간단한 신호 체인을 예로 들어보겠습니다. 이 신호 체인은 디스크리트 소자들을 사용하거나, 또는 이 모두를 단일 디바이스로 통합할 수도 있습니다. 이 분석은 어느 경우나 해당됩니다.
먼저 시스템 이득을 1로 설정하겠습니다. 다시 말해서 이득이 일어나지 않습니다. 그리고 편의상 증폭기 잡음은 무시하겠습니다. 이득이 일어나지 않는다고 했을 때, 증폭기로 200mV 신호를 입력하면 출력은 200mV가 될 것입니다. 전압 레퍼런스 출력은 2.5V입니다.
이 정보들을 가지고 다음 공식을 사용해서 시스템의 입력 참조 전압 잡음을 구할 수 있습니다. 이 공식으로부터 다음과 같은 점들을 알 수 있습니다. 첫째, 증폭기 잡음 분석 때와 마찬가지로 레퍼런스의 입력 참조 잡음이 이득에 반비례하게 증가한다는 것을 알 수 있습니다.
둘째, 레퍼런스 잡음이 ADC 입력 전압을 레퍼런스 전압으로 나눈 것의 비로서 증가한다는 것을 알 수 있습니다. 다시 말해서, 레퍼런스 전압과 비교해서 입력 전압이 낮을수록 시스템으로 더 적은 레퍼런스 잡음이 추가됩니다. 다음 값들을 대입하면 입력 참조 전압 레퍼런스 잡음은 레퍼런스 데이터시트에 표기된 출력 잡음의 8%에 불과합니다.

SR(TI)-4.jpg

이 8% 스케일링 계수가 풀스케일 활용도입니다. 다시 말해서 ADC의 풀스케일 중에서 활용되는 비율입니다. 전체적인 양의 풀스케일 범위에 걸쳐서 ADC 잡음과 레퍼런스 잡음을 비교해 보면, 다음과 같은 도표를 얻을 수 있습니다. 여기서는 편의상 ADC의 양의 풀스케일 범위만 표시하고 있으나, 대부분의 컨버터는 ADC의 전체적인 코드 범위를 나타내기 위해서 이 도표가 음의 풀스케일 범위로까지 확대될 것입니다. 음의 풀스케일 도표는 y 축을 중심으로 대칭적인 모습이 될 것입니다.
파란색 막대 그래프는 ADC 잡음으로서(사용된 ADC는 ADS1261), 사용된 양의 풀스케일 범위에 상관 없이 일정하다는 것을 알 수 있습니다. 파란색 막대 그래프는 레퍼런스 잡음입니다. 사용된 레퍼런스는 버퍼를 통합한 저잡음 2.5V 레퍼런스로서 REF6025입니다. 양의 풀스케일 범위 활용에 따라서 레퍼런스 잡음이 선형적으로 증가한다는 것을 알 수 있습니다. 이것은 앞에서 설명한 스케일링 계수 때문입니다.
이들 잡음 요인이 비상관적이므로 RSS(root-sum-square)를 사용해서 총 잡음을 구할 수 있습니다. 이것을 나타낸 것이 녹색 선 도표입니다. 그러면 총 잡음 도표에서 몇몇 중요한 지점들을 살펴보겠습니다.

SR(TI)-5.jpg

첫째는 A 지점으로서, 이것은 풀스케일 범위의 0%를 사용할 때 총 잡음입니다. 다시 말해서 입력 전압이 0V일 때입니다. 이것은 ADC의 입력 참조 잡음 측정에 사용된 것과 동일한 조건이므로, 이 잡음은 ADC의 데이터시트에서 바로 확인할 수 있습니다. 이 경우에는 ADS1261입니다.
B 지점은 입력 전압이 레퍼런스 전압과 같을 때 다시 말해서 풀스케일 리딩일 때 총 잡음입니다. 이 지점은 레퍼런스의 데이터시트에서 레퍼런스 입력의 유효 잡음 대역폭을 사용해서 계산할 수 있습니다. 그렇기 때문에 REF6025는 시스템 대역폭을 파라미터의 하나로서 포함합니다.
또한 흥미로운 점으로서, 증폭기와 마찬가지로 레퍼런스도 비교적 평탄한 광대역 구역에 이어서 상당한 1/f 잡음 구역을 볼 수 있습니다. 이것은 REF6025의 데이터시트로부터 가져온 출력 잡음 도표입니다.
다행히 증폭기 잡음을 계산할 때와 같은 방법으로 레퍼런스 잡음을 계산할 수 있습니다. 그러므로 새로운 공식을 배우지 않아도 됩니다. 레퍼런스 잡음을 계산했으면, 레퍼런스 잡음과 ADC 잡음의 RSS(root-sum-square)를 구해서 B 지점을 계산할 수 있습니다.

SR(TI)-6.jpg

그런데 레퍼런스 잡음은 대체적으로 ADC 잡음보다 훨씬 크기 때문에 B 지점이 흔히 레퍼런스 전압과 거의 같을 수 있습니다. 끝으로, C 지점은 A 지점과 B 지점 사이의 어디라도 될 수 있습니다. C 지점은 다음과 같은 공식으로 위에서 언급한 스케일링 계수를 사용해서 계산할 수 있습니다.

SR(TI)-7.jpg

지금까지는 이득은 적용하지 않고 입력 신호를 변화시켰을 때 레퍼런스 전압을 살펴보았습니다. 그러면 이번에는 입력 신호는 그대로 두고 이득을 변화시켰을 때 어떻게 되는지 살펴보겠습니다. 위에서와 같은 신호 체인을 사용하는데, 다만 이득이 1이 아니라 10V/V입니다. 그러면 증폭기로 0.2V 신호를 입력하면 출력으로 2V 신호를 얻을 것입니다. 레퍼런스 전압은 위와 동일하게 2.5V를 사용합니다. 이 값들을 가지고 입력 참조 잡음 공식을 계산해 보겠습니다.

SR(TI)-8.jpg

그러면 흥미로운 결과를 알 수 있습니다. 다른 것들은 다 그대로 두고 입력 신호의 이득을 높였는데도 시스템으로 전달되는 레퍼런스 잡음 양은 같다는 것입니다. 이러한 조건이면 ADC가 레퍼런스 전압이 아니라 입력의 이득을 높일 수 있다는 이점이 있습니다.
입력 신호는 그대로 두고 일련의 이득에 걸쳐서 레퍼런스 잡음 및 ADC 잡음을 살펴보면 다음과 같은 도표를 얻을 수 있습니다. 각각의 이득 설정으로 입력 전압은 19.5mV입니다. 이것은 가장 높은 이득 설정으로 100% 풀스케일 활용에 해당됩니다.

SR(TI)-9.jpg

위 경우와 마찬가지로, 파란색 막대 그래프는 주어진 설정으로 ADS1261에 관한 것이고, 빨간색 막대 그래프는 14헤르츠 대역폭일 때 REF6025의 출력 잡음입니다. 입력 전압이 매우 작기 때문에 100% 양의 풀스케일 범위를 사용한다고 하더라도 레퍼런스 잡음이 ADC 잡음에 비해서 거의 미미하다는 것을 알 수 있습니다. 그렇기 때문에 녹색으로 표시된 총 잡음은 실제적으로 거의 ADC 잡음이 차지합니다.
그러므로 이득을 변화시키는 것은 시스템으로 전달되는 레퍼런스 잡음에 거의 영향을 미치지 않습니다. 하지만 예상할 수 있듯이 ADC 잡음을 감소시킴으로써 총 잡음을 감소시킵니다. 그렇다면 이러한 분석이 시사하는 바는 무엇일까요? 시스템 차원에서 어떤 의미일까요? 여기 보시는 것은 위에서 분석한 두 경우로 풀스케일 활용에 걸친 시스템 유효 분해능입니다.
빨간색 도표는 이득은 1로 고정시키고 입력 전압을 변화시켰을 때이고, 파란색 도표는 입력을 19.5mV로 고정시키고 이득을 변화시켰을 때입니다. 여기서 눈여겨볼 점은, 증폭기 잡음 분석 때와 마찬가지로 각각의 도표가 특정 지점에 이르러서 평탄해진다는 것입니다.
빨간색 도표는 이 지점이 40% 풀스케일 활용일 때입니다. 이것은 20.7비트의 시스템 분해능에 해당됩니다. 이득을 변화시킨 도표에서는 이 지점이 32V/V일 때입니다. 이것은 19.1비트의 분해능에 해당됩니다.
그러므로 양쪽 어느 경우이든 입력 신호나 이득을 이 지점을 지나서까지 높이는 것은 시스템 분해능 관점에서 이로울 것이 없습니다. 입력 전압을 두 배로 높여서 동적 범위를 늘리고자 할 수 있는데, 이렇게 하면 총 잡음도 같은 비율로 증가될 것입니다.
그러므로 신호 체인의 다른 부위들에서와 마찬가지로 입력 신호를 높이는 것, 이득을 적용하는 것, 시스템 전반의 잡음 플로어, 달성하고자 하는 분해능 사이에 적절한 절충이 필요합니다. 이 점을 확실히 알 수 있는 것이 50% 활용일 때입니다. 이 지점일 때는 레퍼런스 잡음이 지배적인 신호 체인이 ADC 잡음이 지배적인 신호 체인보다 시스템 분해능이 실제로 더 높습니다. 이것은 직관에 어긋나 보일 수 있습니다. 파란색 도표에서 50%일 때 총 잡음이 31.4nV RMS에 불과하기 때문입니다.
빨간색 도표에서는 잡음이 705nV RMS로 22배나 더 높습니다. 그렇다면 왜 잡음이 훨씬 높은데도 더 높은 시스템 분해능을 달성할 수 있을까요? 레퍼런스 잡음이 지배적인 신호 체인은 ADC 잡음이 지배적인 신호 체인보다 입력 전압이 훨씬 높습니다. 그러므로 시스템의 잡음 플로어에 달할 때까지 입력 신호를 좀더 확실하게 구분되는 코드들로 분해할 수 있습니다.
하지만 신호를 최저 31.4nV로까지 분해해야 한다면 레퍼런스 잡음이 지배적인 신호 체인을 사용할 수 없으며 좀더 낮은 시스템 분해능을 받아들여야만 합니다. 그렇다고 이것이 꼭 나쁜 것만은 아닙니다.
그러므로 대체적인 원칙으로서, 입력 신호가 낮고 입력 신호를 바꿀 수 없으면 입력 신호의 이득을 높임으로써 ADC 잡음을 낮추고 그럼으로 총 시스템 잡음을 낮출 수 있습니다. 결과적으로 좀더 잡음이 심한 레퍼런스를 사용할 수도 있을 것입니다. 실제로 시스템으로 아주 적은 레퍼런스 잡음이 전달될 것이기 때문입니다.
그렇지 않고 입력 신호가 풀스케일에 가까우면 레퍼런스 잡음이 지배적일 것입니다. 이러한 경우에는 ADC 잡음과 레퍼런스 잡음을 비슷하게 만들어야 합니다. 레퍼런스 잡음이 지배적이게 되면 저잡음 ADC가 필요하게 되고 그러면 비용이 증가할 것이기 때문입니다. 그 반대의 경우에는 반대의 문제가 있을 것입니다.
다만 후자의 경우에는 몇 가지 방법을 동원해서 시스템으로 레퍼런스 잡음을 낮출 수 있습니다. 그러면 어떤 방법들을 사용할 수 있는지 보겠습니다. 레퍼런스 잡음을 낮추기 위해서 가장 확실한 방법은 잡음이 낮은 레퍼런스를 사용하는 것입니다.

SR(TI)-10.jpg

이것은 위의 사례들에서 사용된 전압 레퍼런스인 REF6025의 기능 블록 다이어그램과 잡음 사양입니다. 레퍼런스를 선택할 때는 자신의 디자인으로 신호 대역폭을 고려해야 합니다. 여기에 따라서 광대역 잡음 대비 얼마나 많은 1/f 잡음이 발생될지 예측할 수 있기 때문입니다. 전압 레퍼런스마다 사양이 다를 것이므로, 단순히 1/f 잡음이 낮은 레퍼런스를 선택하는 것이 예를 들어서 대역폭이 높은 시스템의 경우에는 도움이 되지 않을 것입니다.
레퍼런스 잡음의 영향을 낮출 수 있는 또 다른 방법은 레퍼런스 전압을 높이는 것입니다. 이렇게 함으로써 동일한 입력 전압으로 풀스케일 % 활용을 낮출 수 있기 때문입니다. 예를 들어서 레퍼런스 전압을 두 배로 높이면 풀스케일 활용은 1/2로 감소할 것입니다.
그런데 이 방법은 레퍼런스 잡음이 비례적으로 증가하지 않아야 시스템 잡음 차원에서 이익이 될 것입니다. 하지만 그렇지 않은 경우도 있을 수 있습니다. 여기서 보시는 것처럼 REF6000 시리즈의 1/f 잡음이 ?V/V로 표기되어 있습니다. 그러므로 레퍼런스 잡음이 레퍼런스 전압에 따라서 선형적으로 증가합니다.
이 예의 경우에 2.5V REF6025가 아니라 5V REF6050을 사용하면 레퍼런스 잡음이 두 배로 증가함으로써 풀스케일 활용이 감소함에도 불구하고 시스템 잡음 차원에서 아무런 이익이 없습니다. 덜 확실한 방법이기는 하지만, 시스템으로 전달되는 레퍼런스 잡음을 줄이기 위한 또 다른 방법은 시스템 대역폭을 제한하는 것입니다.

SR(TI)-11.jpg

ENBW를 제한하는 방법은 에일리어싱 방지 또는 레퍼런스 필터 컷오프 주파수를 낮추는 것입니다. 이와 관련해서, 입력 신호 경로 필터에 C0G 타입 커패시터를 사용할 것을 권장합니다. 이것은 C0G 커패시터가 전압 및 온도 계수가 낮기 때문입니다. 신호 체인 디자인에 사용되는 통상적인 C0G 커패시터는 최대 10~15nF에 불과합니다. 이 때문에 에일리어싱 방지 필터 컷오프를 낮게 할 수 있는 것이 제한됩니다.

SR(TI)-12.jpg

이와 달리 레퍼런스 필터는 커패시턴스가 더 높은 X7R 타입 커패시터를 사용할 수 있습니다. 이것은 전압 레퍼런스가 DC 출력 전압이 거의 일정하기 때문입니다. 어떤 필터 타입이든 드리프트가 낮고 임피던스가 낮은(10k? 미만) 저항을 사용해야 합니다. 임피던스에 따라서 저항의 열 잡음이 증가하고 이것이 신호 체인 잡음을 증가시키는 요인이 될 수 있기 때문입니다.
시스템 ENBW를 낮추는 좀더 일반적인 방법은 ADC의 출력 데이터 레이트를 낮추는 것입니다. 이것은 각기 다른 대역폭으로 3가지 풀스케일 활용 도표입니다.
첫 번째 도표는 0.6헤르츠 잡음 대역폭입니다. 총 잡음은 풀스케일로 700nVRMS에 불과합니다. 이와 비교해서 24헤르츠 대역폭 도표에서는 최대 총 잡음이 풀스케일로 1400nV로서 거의 두 배에 달합니다.
마지막 도표는 ADC의 대역폭이 96헤르츠일 때 잡음 성능으로서, 풀스케일로 총 잡음이 가장 높습니다. 또한 잡음 대역폭이 오른쪽에서 왼쪽으로 증가함에 따라서 총 잡음 도표가 더 높은 풀스케일 활용 지점에서 선형적이 된다는 것을 알 수 있습니다. 이 지점이 시스템 동적 대역폭이 극대화되는 지점으로서, ADC 잡음이 여전히 레퍼런스 잡음보다 높으면서 활용 계수가 가장 높은 지점입니다.
그러므로 ADC 대역폭을 낮추면 총 시스템 잡음을 낮출 수 있으나, 그와 동시에 훨씬 더 낮은 입력 전압으로 동적 범위 한계에 도달하게 됩니다. 많은 애플리케이션으로 이러한 기법들을 사용해서 레퍼런스 잡음을 완화할 수 있습니다. 하지만 또 어떤 시스템들은 안정화 시간이나 센서 출력 전압 같은 정해진 파라미터들 때문에 이러한 방법들을 사용하기가 어려울 수 있습니다. 이러한 경우라 하더라도 적절한 레퍼런스 구성을 선택함으로써 시스템으로 전달되는 레퍼런스 잡음을 낮출 수 있습니다. 내부적 레퍼런스를 사용하거나, 외부적 레퍼런스를 사용하거나, 비례식 레퍼런스를 사용하는 것입니다.

SR(TI)-14.jpg

위의 사례들에서 사용된 ADC인 ADS1261은 다양한 애플리케이션에 사용하기에 적합한 정밀 전압 레퍼런스를 내부적으로 통합하고 있습니다. 내부적 레퍼런스를 사용하면 외부적 레퍼런스를 사용할 때의 추가적인 비용, 면적, 전력 소모를 절약할 수 있습니다.
그런데 대체적으로 내부적 레퍼런스는 정밀한 외부 레퍼런스에 비해서 잡음이 높고 드리프트가 높음으로써 일부 고정밀 고정확도 시스템에 사용하기에는 적합하지 않을 수 있습니다. 내부적 전압 레퍼런스가 사양이 충분하지 않고 ADC가 외부적 레퍼런스 소스를 허용할 수 있는 경우라면 내부적 레퍼런스에 비해서 잡음이 더 낮고 드리프트가 더 우수한 외부적 레퍼런스를 사용할 수 있습니다. 이렇게 하면 성능을 높이는 대신에 전력 소모, 비용, PCB 면적이 증가합니다.
또한 ADC와 전압 레퍼런스가 동일한 다이가 아니기 때문에 (내부적 레퍼런스를 사용할 때처럼) 더 이상 온도 드리프트 사양을 상관화할 수 없습니다. 다시 말해서 ADC와 레퍼런스가 각기 다른 양상으로 드리프트를 일으킴으로써 더 높은 오차를 야기할 수 있습니다. 이러한 문제를 피하기 위해서는 두 디바이스 모두를 우수한 열 전도 접지 플레인으로 연결해야 합니다.
ADC를 외부적 레퍼런스로 연결할 때 한 가지 비결은 ADC의 음의 외부 레퍼런스 입력을 곧바로 PCB의 접지 플레인으로 연결하는 것이 아니라 도로 외부적 레퍼런스의 접지 핀으로 연결하는 것입니다. 이렇게 하면 “성형(star)” 접지 연결을 함으로써 음의 레퍼런스 입력으로 접지 플레인 잡음이 유입되는 것을 피하고 정밀한 측정 결과를 유지할 수 있습니다.
저항 브리지나 저항 온도 검출기(RTD)를 측정할 때처럼 센서 여자(excitation)가 필요할 때는 비례식 구성을 사용할 수 있습니다. 이 구성은 아날로그 입력과 레퍼런스 전압에 동일한 여자 소스를 사용합니다.
그러므로 여자 소스로의 어떠한 잡음이나 드리프트가 측정과 레퍼런스에 동일하게 영향을 미칩니다. ADC 출력 코드는 입력 대 레퍼런스의 비이기 때문에 여자 소스 잡음과 드리프트가 상쇄됨으로써 단락 입력 경우에 훨씬 가까운 잡음 성능을 달성할 수 있습니다. 대체적으로 이 구성은 위의 두 구성과 비교해서 총 잡음이 가장 낮습니다.
비례식 레퍼런스의 가장 큰 단점은 센서 여자가 필요한 애플리케이션에만 사용할 수 있다는 것입니다. 그러므로 센서 여자가 필요하지 않은 시스템이라면 위의 두 레퍼런스 구성 중에서 하나를 선택해야 합니다.

SR(TI)-13.jpg

위에서는 질적인 차원에서 각각의 레퍼런스 구성에 따른 잡음을 살펴보았습니다. 이 도표는 ADS1259 데이트시트에서 가져온 것으로서, 내부적 레퍼런스, 외부적 레퍼런스로서 REF5025, 비례식 레퍼런스를 사용했을 때 각각의 레퍼런스 구성으로 레퍼런스 잡음을 보여줍니다. 이 도표에서는 위에서 살펴본 내용과 일치하게 다음과 같은 점들을 확인할 수 있습니다. 내부적 레퍼런스 잡음이 기준 ADC 잡음보다 약 400% 더 높습니다. 외부적 레퍼런스는 약 150% 더 높습니다.

SR(TI)-15.jpg

비례식 구성은 풀스케일로 총 잡음이 50%밖에 증가하지 않습니다. 이 구성은 총 잡음을 심하게 증가시키지 않으면서 ADS1259의 전체적인 풀스케일 범위를 사용할 수 있으므로, 가장 우수한 시스템 잡음 성능을 달성합니다.

SR(TI)-16.jpg

그런데 이들 모든 구성에서 레퍼런스 잡음이 시스템 잡음에 이처럼 눈에 띄는 영향을 미치는 것으로 나타나는 것은 여기서 사용되고 있는 ADC가 고분해능 ADC이기 때문입니다. 이들 24비트 컨버터는 자체로서 이미 저잡음 성능을 제공하기 때문에 레퍼런스 잡음이 시스템으로 상대적으로 더 두드러진 영향을 미치는 것으로 보이는 것입니다.
그렇다면 다음과 같은 질문으로 이어집니다. 저분해능 ADC를 사용한다면 레퍼런스 잡음이 시스템 잡음에 어떻게 영향을 미칠까?
이것은 통상적인 ADC의 잡음 요인들을 보여주는 블록 다이어그램입니다. 오른쪽 표는 분해능이 각기 다른 ADC들의 ADC 잡음을 보여줍니다. 여기에 정밀 외부 레퍼런스를 더해 보겠습니다. 여기서 사용된 것은 REF6025입니다. 2.5V 레퍼런스이고 1/f 구역으로 잡음이 약 1.2?VRMS입니다.
ADC와 레퍼런스를 합친 잡음을 구하기 위해서 각 잡음의 RSS(root-sum-square)를 구합니다. 또 여기를 보시면 화면 위의 표에 단순히 ADC 잡음과, ADC 잡음과 레퍼런스 잡음을 합친 것을 비교해서 잡음이 얼마나 증가했는지 보여줍니다.
저분해능 ADC를 보면, 레퍼런스가 총 잡음에 거의 영향을 미치지 않는다는 것을 알 수 있습니다. 이것은 양자화 잡음이 레퍼런스 잡음보다 훨씬 크기 때문입니다. 그러므로 많은 저분해능 ADC는 외부적 레퍼런스 입력이 아예 없고 단순히 전원 전압을 레퍼런스로 사용합니다.
이와 비교해서 24비트 고분해능 ADC는 ADC 자체와 비교해서 잡음이 137%나 증가합니다. 그렇다고 해서 16비트나 그보다 더 낮은 ADC를 사용할 때는 레퍼런스 잡음을 전혀 신경 쓸 필요가 없다고 말하는 것은 아닙니다. 어떤 경우에든 외부적 소자가 해당 시스템으로 어떻게 영향을 미치는지 알아보기 위해서 간단하게나마 계산을 해보아야 합니다.
그렇지만 대부분의 경우에 저분해능 ADC를 사용할 때는 최소한의 수정만 하면 될 것입니다. 그러므로 이 프레젠테이션에서는 고분해능 ADC 시스템에 있어서 소자 잡음이 어떻게 영향을 미치는지 분석해 보았습니다.

leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>


PDF 다운로드

개인정보보호법 제15조에 의한 수집/이용 동의 규정과 관련하여 아래와 같이 PDF 다운로드를 위한 개인정보 수집 및 이용에 동의하십니까? 동의를 거부할 수 있으며, 동의 거부 시 다운로드 하실 수 없습니다.

이메일을 입력하면,
(1) 신규참여자 : 성명/전화번호/회사명/분야를 입력할 수 있는 입력란이 나타납니다.
(2) 기참여자 : 이메일 입력만으로 다운로드가 가능합니다.

×

회원 정보 수정



* 가입시 이메일만 입력하신 회원은 이름란을 비워두시면 됩니다.