인텔 10나노미터 기술: 하이퍼스케일링을 활용하여 업계에서 가장 높은 로직 트랜... | 반도체네트워크

죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

반도체네트워크의 다양한 최신 기능을 사용하려면 이를 완전히 지원하는 최신 브라우저로 업그레이드 하셔야 합니다.
아래의 링크에서 브라우저를 업그레이드 하시기 바랍니다.

Internet Explorer 다운로드 | Chrome 다운로드

인텔 10나노미터 기술: 하이퍼스케일링을 활용하여 업계에서 가장 높은 로직 트랜지스터 밀도 제공



인텔의 10나노 프로세스는 3세대 핀펫 기술을 사용하여 다른 “10나노미터”기술보다 한 세대 앞선 것으로 평가됩니다. 인텔의 10나노미터 기술기반 하이퍼 스케일링을 사용하면 멀티 패터닝 의 가치를 극대화할 수 있어 인텔은 트랜지스터를 낮은 비용으로 보다 더 작게 생산할 수 있으므로 무어의 법칙에서 파생되는 경제적인 이점을 지속적으로 누릴 수 있습니다. 인텔의 10나노미터 공정기술은 클라이언트, 서버 및 기타 산업을 위한 인텔의 모든 제품을 제조하는데 사용됩니다.

1.jpg

트랜지스터당 비용

인텔 10나노미터 공정의 최소 게이트 피치는 70나노미터에서 54나노미터로 감소하였으며 최소 메탈 피치는 52나노미터에서 36나노미터로 감소되었습니다. 치수가 작아졌기 때문에 1나노미터당 100.8메가 트랜지스터의 로직 트랙지스터 밀도를 실현시킬 수 있었습니다. 이는 인텔의 이전 14나노미터 기술보다 2.7배 높으며 다른업계의 10나노미터 기술보다 약 2배 높은 것으로 평가받고 있습니다.

2.jpg

10나노미터 하이퍼스케일링

3.jpg

로직 트랜지스터 밀도

인텔의 10나노미터 공정은 이전 14나노미터 기술보다 25%향상된 성능과 45% 낮은 전력을 필요로 합니다. 10나노미터 공정을 향상시킨 10++공정은 추가적으로 10%의 성능향상 및 30%의 필요전력 감소를 실현시킵니다.

4.jpg

기술 향상

인텔 커스텀 파운드리는 10GP(범용) 및 10HPM(고성능 모바일)의 두가지 설계 플랫폼을 기반으로 고객에게 인텔 10나노미터 공정을 제공합니다. 본 플랫폼에는 IP포트폴리오를 위한 광범위한 실리콘 검증, ARM라이브러리 및 POP키트, 완전히 통합된 턴키 파운드리 서비스 및 지원이 포함되어 있습니다.



leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>

X


PDF 다운로드

개인정보보호법 제15조에 의한 수집/이용 동의 규정과 관련하여 아래와 같이 PDF 다운로드를 위한 개인정보 수집 및 이용에 동의하십니까? 동의를 거부할 수 있으며, 동의 거부 시 다운로드 하실 수 없습니다.

이메일을 입력하면,
(1) 신규참여자 : 성명/전화번호/회사명/분야를 입력할 수 있는 입력란이 나타납니다.
(2) 기참여자 : 이메일 입력만으로 다운로드가 가능합니다.

×

회원 정보 수정