죄송합니다. 더 이상 지원되지 않는 웹 브라우저입니다.

100W 94% 효율을 달성하는 USB-PD 솔루션

PDF 다운로드

글/Tim Hu, Director, Global Low-power SMPS Application, 인피니언 테크놀로지스

배터리 용량은 갈수록 커지고 충전 시간은 단축하고자 함에 따라서 충전기의 전력대가 점점 높아지고 있다. 이에 따라서 큰 전원장치 디자인을 축소된 폼팩터 케이스에 집어넣는 것이 과제가 되고 있다. 이러한 설계 요구를 충족하기 위해서 영전압 스위칭(ZVS) 토폴로지, 고성능 전력 스위치, 새로운 패키지, 와이드 밴드갭 소재를 사용하는 것과 같은 다수의 혁신이 시도되고 있다. 이 글에서는 인피니언의 100W USB-PD 솔루션을 소개하고, 이 솔루션이 어떻게 전력 스위치와 새로운 토폴로지를 사용해서 94퍼센트 효율과 2.3W/in3 전력 밀도를 달성하는지 설명한다.

적합한 토폴로지를 선택하는 것이 왜 중요한가?

우수한 전력 밀도를 달성하기 위해서는 적합한 토폴로지, 크기, 첨단 제어 기술의 조합이 필요하다. 고전력 모바일 충전기 시장에서는 고전력 USB-PD 충전기 용으로 PFC + QR이나 PFC + LLC 같은 솔루션이 사용되고 있다. 하지만 이들 솔루션은 몇몇 단점들 때문에 널리 사용되지 못하고 있다. QR은 소프트 스위칭을 달성하지 못하고, LLC 토폴로지는 가변 출력 전압 디자인에 사용하기가 어렵다.
이러한 문제점을 인식하고 인피니언은 비대칭 하프 브리지 제어를 기반으로 한 하이브리드 플라이백이라고 하는 새로운 토폴로지를 도입했다(그림 1). 하프 브리지는 기존 플라이백 트랜스포머와 직렬 연결된 커패시터와 함께 구동한다. 플라이백 트랜스포머의 메인 인덕턴스와 직렬 연결된 케패시터가 공진 탱크를 형성하고, 이것을 사용해서 하프 브리지 전력 스위치들의 ZVS 동작을 달성하고 또한 기존의 플라이백 트랜스포머의 자속이 감소하는 구간에 공진 전력을 전달한다. 정상 동작일 때 충전 사이클과 그에 따른 전력은 직접 피크 전류 제어로 제어되고, 자속이 감소하는 구간은 적절한 하프브리지 전력 스위치들의 ZVS 조건을 위해서 음의 자화를 갖도록 타이밍으로 제어된다.

[그림 1] 비대칭 하프 브리지 플라이백 개략도

일차 측 전원회로는 LC 탱크로 구현되며, LLC 컨버터와 유사한 하프 브리지로 구동된다. 공진 인덕터 Lr은 직렬 인덕턴스로서, 트랜스포머 누설 인덕턴스이거나 누설 인덕턴스와 외부 인덕터를 더한 것이다. Lm은 트랜스포머 메인 인덕턴스이다. 공진 커패시터 Cr과 트랜스포머의 일차 코일을 하프 브리지의 양의 노드와 중간점 사이로 연결해서도 동일한 컨버터를 구현할 수 있다. 상측 스위치 HS가 턴온되면 에너지가 Cr과 Lm으로 저장된다. 이렇게 저장되는 에너지는 입력 전압과 스위칭 주파수에 따라서 달라진다(그림 2).

[그림 2] 에너지 저장 비율과 주파수 변화

상측 스위치 HS가 턴오프되면, 트랜스포머의 전류가 하측 사이드 스위치의 바디 다이오드가 전압을 클램핑 할 때까지 하프 브리지 중간 지점 VHB를 강제로 떨어 뜨린다. 그 다음에는 하측 스위치가 제로 전압으로 턴온하고, 동시에 트랜스포머 위상이 반전되고 에너지가 이차 측으로 전달된다. 하측 스위치가 턴오프되면, 이전 위상의 트랜스포모의 음 전류가 하프 브리지 중간점 VHB를 상승시키고, 이전 위상과 유사하게 상측 사이드 스위치 HB의 바디 다이오드가 전압을 클램필 할 때까지 VHB를 상승시킨다. 그러면 HS가 ZVS 조건으로 온으로 스위칭하고 LS는 오프로 스위칭한다. 하지만 트랜스포머 공진 탱크의 전류는 여전히 음이다. 그러므로 탱크로 여분의 에너지를 입력으로 되돌려보낸다.

왜 하이브리드 플라이백인가?

다른 플라이백 토폴로지와 비교해서 하이브리드 플라이백은 트랜스포머에 더 적은 에너지를 저장하면 된다. 그러므로 충전기 크기를 줄일 수 있다.
하이브리드 플라이백은 일차 측은 완전한 ZVS 동작과 이차 측은 완전한 ZCS 동작을 달성 가능하고, 누설 에너지를 재활용함으로써 높은 효율을 달성한다.
출력 전압은 듀티 사이클에 따라서 달라진다(아래 공식 참조). 하이브리드 플라이백은 넓은 출력 범위를 훨씬 더 손쉽게 달성할 수 있으므로, 넓은 출력 범위 애플리케이션으로 LLC 토폴로지의 한계점을 극복할 수 있다.
Vout = D * Vin * Lm/N/(Lm+Lr)
Vout: 출력 전압
D: 듀티 사이클
Vin: 입력 전압
Lm: 트랜스포머 인덕턴스
N: 트랜스포머 권선비
Lr: 트랜스포머 누설 인덕턴스

인피니언의 100W USB-PD 레퍼런스 디자인

그림 3은 이 솔루션의 블록 다이어그램을 보여준다. PFC 스테이지는 임계 전도 모드 IRS2505와 ThinPAK 패키지 IPL60R185C7 CoolMOS™를 사용하고, DC-DC 스테이지는 디지털 PWM 컨트롤러 XDPS2201(조만간 출시 예정)과 IPLK60R360PFD7을 사용하고 있다. 또한 동기 정류 스위치로 BSC028N06NS, 프로토콜 컨트롤러로 CYPD3174, 출력 안전성 스위치로 p-채널 MOS BSZ086N03NS3을 사용하고 있다.
이 솔루션은 94퍼센트의 피크 효율을 달성할 수 있으며, 대기 전력은 60mW 미만이다.

[그림 3] 100W USB-PD 솔루션 블록 다이어그램

[그림 4] 효율과 대기 전력

효율을 위해서는 적합한 고전압 MOSFET 선택이 중요

디바이스가 소프트 스위칭 기법을 사용해서 ZVS로 동작할 수 있다. 다시 말해서 드레인-소스 전압이 0V(혹은 0V에 가까운 값)에 도달하고서 MOSFET이 턴온한다. 이 방법으로 전반적인 스위칭 손실에서 상당한 비중을 차지하는 디바이스 턴온 손실을 제거할 수 있다. 하지만 안타깝게도 모든 고전압 SJ MOSFET은 출력 커패시턴스의 ‘유손실’ 동작으로 인해서 또 다른 손실을 일으킨다. MOSFET 출력 커패시턴스(Coss)가 충전되고 방전될 때 약간의 에너지가 낭비되는 것이다. 그러므로 ZVS 조건으로 동작한다고 하더라도 출력 커패시턴스로 저장되는 에너지(Eoss)가 전부 회복되지는 못한다. 이 현상은 그림 5에서 보는 것과 같은 Coss의 히스테리시스 동작과 관련 있다. 높은 신호를 측정할 때 Coss 충전/방전 사이클에 이 현상이 발생되는 것을 볼 수 있다. 그래서 이 손실을 Coss 히스터리시스 손실(Eoss,hys)이라고 한다.

[그림 5] SJ MOSFET의 Qoss 충전/방전 사이클

인피니언의 SJ 기술이 계속해서 향상됨으로써 최신 Cool-MOS™ PFD7 시리즈는 이전 세대보다 히스터리시스 손실을 낮추게 되었다. 그러므로 이 점이 또한 효율을 향상시킨다.

[그림 6] 소형 폼팩터로 제공되는 인피니언의 100W 94% 효율 USB-PD 레퍼런스 디자인

맺음말

디지털 XDPS2201을 사용한 이 ZVS 하이브리드 플라이백 솔루션은 모든 입력 전압 및 출력 전류 조건으로 ZVS와 ZCS를 달성할 수 있다. 또한 이 솔루션은 트랜스포머 누설 인덕턴스의 에너지를 재활용한다. 고성능 전력 MOSFET이 또한 더더욱 높은 효율을 달성하도록 기여한다. 그럼으로써 이 100W USB-PD 디자인이 60mm x 40mm x 18mm의 소형화된 폼팩터로 94퍼센트 효율을 달성한다.

leekh@seminet.co.kr
(끝)
<저작권자(c) 반도체네트워크, 무단 전재-재배포 금지>